بوابة النفي المنطقي NOT - كتاب المهارات الرقمية - الصف 10 - الفصل 1 - المملكة العربية السعودية

بوابة النفي المنطقي NOT تستقبل قيمة واحدة كمدخل وتنتج قيمة واحدة كمخرج، وتقوم بعكس المدخل، فإذا كان المدخل 0 فإن المخرج 1، أما إذا كان المدخل 1 فالمخرج 0.

إخراج مدخل مخرج Not A مدخل A 1 0 0 1

إدخال

بوابة الضرب المنطقي AND تستقبل قيمتين كمدخل، وبناء عليهما يحدد المخرج، فإذا كان كلاهما 1 فسيكون المخرج 1، أما إذا كان غير ذلك فإن المخرج 0.

مخرج A and B مدخل B مدخل A 0 0 0 0 1 0 0 1 1 1 1 1

إخراج

بوابة الجمع المنطقي OR وهي مثل بوابة الضرب المنطقي تستقبل قيمتين كمدخل، إذا كان كلاهما 0، فإن المخرج 0. ما عدا ذلك فإن المخرج يكون 1.

مخرج A or B مدخل B مدخل A 0 0 1 0 0 1 1 1 1 1

إخراج

وزارة التعليم Ministry of Education 2025 - 1447 17

--- SECTION: بوابة النفي المنطقي NOT --- بوابة النفي المنطقي NOT تستقبل قيمة واحدة كمدخل وتنتج قيمة واحدة كمخرج، وتقوم بعكس المدخل، فإذا كان المدخل 0 فإن المخرج 1، أما إذا كان المدخل 1 فالمخرج 0. إخراج مدخل مخرج Not A مدخل A 1 0 0 1 إدخال --- SECTION: بوابة الضرب المنطقي AND --- بوابة الضرب المنطقي AND تستقبل قيمتين كمدخل، وبناء عليهما يحدد المخرج، فإذا كان كلاهما 1 فسيكون المخرج 1، أما إذا كان غير ذلك فإن المخرج 0. مخرج A and B مدخل B مدخل A 0 0 0 0 1 0 0 1 1 1 1 1 إخراج --- SECTION: بوابة الجمع المنطقي OR --- بوابة الجمع المنطقي OR وهي مثل بوابة الضرب المنطقي تستقبل قيمتين كمدخل، إذا كان كلاهما 0، فإن المخرج 0. ما عدا ذلك فإن المخرج يكون 1. مخرج A or B مدخل B مدخل A 0 0 1 0 0 1 1 1 1 1 إخراج وزارة التعليم Ministry of Education 2025 - 1447 17 --- VISUAL CONTEXT --- **TABLE**: Untitled Description: A table showing the truth values for a NOT gate. It has two columns: 'مدخل' (Input) and 'مخرج Not A' (Output Not A). The input 'A' has values 0 and 1. The corresponding outputs are 1 and 0 respectively. Table Structure: Headers: مخرج Not A | مدخل A Rows: Row 1: 1 | 0 Row 2: 0 | 1 Data: Truth table for a NOT gate. Key Values: Input 0 -> Output 1, Input 1 -> Output 0 Context: Illustrates the function of a NOT logic gate. **DIAGRAM**: Untitled Description: The standard logic symbol for a NOT gate (inverter). It has one input labeled 'A' and one output labeled 'NOT A'. An arrow indicates the direction of signal flow from input to output. Data: Symbolic representation of a NOT gate. Context: Visual representation of the NOT logic gate. **TABLE**: Untitled Description: A truth table for an AND gate. It has three columns: 'مدخل A' (Input A), 'مدخل B' (Input B), and 'مخرج A and B' (Output A and B). The inputs A and B are combinations of 0s and 1s, and the output is 1 only when both inputs are 1. Table Structure: Headers: مخرج A and B | مدخل B | مدخل A Rows: Row 1: 0 | 0 | 0 Row 2: 0 | 1 | 0 Row 3: 0 | 0 | 1 Row 4: 1 | 1 | 1 Data: Truth table for an AND gate. Key Values: Input A=0, Input B=0 -> Output 0, Input A=0, Input B=1 -> Output 0, Input A=1, Input B=0 -> Output 0, Input A=1, Input B=1 -> Output 1 Context: Illustrates the function of an AND logic gate. **DIAGRAM**: Untitled Description: The standard logic symbol for an AND gate. It has two inputs labeled 'A' and 'B', and one output labeled 'A * B'. The symbol is a curved shape with a flat input side and a pointed output side. Data: Symbolic representation of an AND gate. Context: Visual representation of the AND logic gate. **TABLE**: Untitled Description: A truth table for an OR gate. It has three columns: 'مدخل A' (Input A), 'مدخل B' (Input B), and 'مخرج A or B' (Output A or B). The output is 0 only when both inputs are 0; otherwise, the output is 1. Table Structure: Headers: مخرج A or B | مدخل B | مدخل A Rows: Row 1: 0 | 0 | 0 Row 2: 1 | 1 | 0 Row 3: 1 | 0 | 1 Row 4: 1 | 1 | 1 Data: Truth table for an OR gate. Key Values: Input A=0, Input B=0 -> Output 0, Input A=0, Input B=1 -> Output 1, Input A=1, Input B=0 -> Output 1, Input A=1, Input B=1 -> Output 1 Context: Illustrates the function of an OR logic gate. **DIAGRAM**: Untitled Description: The standard logic symbol for an OR gate. It has two inputs labeled 'A' and 'B', and one output labeled 'A + B'. The symbol is a curved shape with rounded inputs and a pointed output. Data: Symbolic representation of an OR gate. Context: Visual representation of the OR logic gate.